日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2004年12月14日

出 願 番 号

Application Number: 特願 2 0 0 4 — 3 6 1 1 5 2

バリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

JP2004-361152

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is

出 願 人

Applicant(s):

日本電信電話株式会社

特許庁長官 Commissioner,

Japan Patent Office

2005年 8月10日



BEST AVAILABLE COPY

1可 訂 凉具 【百炔白】 NTTH166489 【整理番号】 【提出日】 平成16年12月14日 【あて先】 特許庁長官殿 【国際特許分類】 H01L 21/00 【発明者】 【住所又は居所】 東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内 【氏名】 神 好人 【発明者】 【住所又は居所】 東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内 【氏名】 酒井 英明 【発明者】 【住所又は居所】 東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内 【氏名】 嶋田 勝 【特許出願人】 【識別番号】 000004226 【氏名又は名称】 日本電信電話株式会社 【代理人】 【識別番号】 100064621 【弁理士】 【氏名又は名称】 山川 政樹 【電話番号】 03-3580-0961 【選任した代理人】 【識別番号】 100067138 【弁理士】 【氏名又は名称】 黒川 弘朗 【選任した代理人】 【識別番号】 100098394 【弁理士】 【氏名又は名称】 山川 茂樹 【先の出願に基づく優先権主張】 特願2004-214851 【出願番号】 平成16年 7月22日 【出願日】 【手数料の表示】 【予納台帳番号】 006194

【納付金額】 16,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

【物件名】 明細書 【物件名】 図面 1 【物件名】 要約書 1 【包括委任状番号】 0205287

【官規句】付訂明小以郸四

【請求項1】

基板の上に形成された下部電極と、

- この下部電極の上に形成された強誘電体からなる所定の厚さの強誘電体層と、
- この強誘電体層の上に形成された絶縁層と、
- この絶縁層の上に形成された上部電極と

を少なくとも備え、

前記強誘電体層は、少なくとも2つの金属を含んでいる

ことを特徴とする強誘電体素子。

【請求項2】

請求項1記載の強誘電体素子において、

前記強誘電体層は、前記下部電極と前記上部電極との間に印加された電気信号により抵抗値が変化する

ことを特徴とする強誘電体素子。

【請求項3】

請求項2記載の強誘電体素子において、

前記強誘電体層は、

第1電圧値以上の電圧印加により第1抵抗値を持つ第1状態となり、

前記第1電圧とは極性の異なる第2電圧値以下の電圧印加により前記第1抵抗値より高い第2抵抗値を持つ第2状態となる

ことを特徴とする強誘電体素子。

【請求項4】

請求項1~3のいずれか1項に記載の強誘電体素子において、

前記下部電極は、前記基板の上に絶縁膜を介して形成されている

ことを特徴とする強誘電体素子。

【請求項5】

請求項1~3のいずれか1項に記載の強誘電体素子において、

前記基板は導電性材料から構成されたものである

ことを特徴とする強誘電体素子。

【請求項6】

請求項5記載の強誘電体素子において、

前記下部電極と前記基板とは同一である

ことを特徴とする強誘電体素子。

【請求項7】

請求項1~6のいずれか1項に記載の強誘電体素子において、

前記強誘電体は、ペロブスカイト構造、擬イルメナイト構造、タングステン・ブロンズ構造、ビスマス層状構造、及びパイクロイア構造の少なくとも1つである

ことを特徴とする強誘電体素子。

【請求項8】

請求項1~7のいずれか1項に記載の強誘電体素子において、

前記強誘電体層は、ビスマスとチタンと酸素とから構成され、ビスマス層状構造であることを特徴とする強誘電体素子。

【請求項9】

基板の上に下部電極層を形成する第1工程と、

所定の組成比で供給された不活性ガスと酸素ガスとからなるプラズマを生成し、少なくとも2つの金属から構成されたターゲットに負のバイスを印加して前記プラズマより発生した粒子を前記ターゲットに衝突させてスパッタ現象を起こし、前記ターゲットを構成する材料を前記下部電極層の上に堆積することで、2つの前記金属及び酸素から構成された強誘電体からなる強誘電体層を前記下部電極層の上に形成する第2工程と、

前記強誘電体層の上に絶縁層を形成する第3工程と、

別乱和移用ツ上に上即电極で形成りの射は上性に

を備えることを特徴とする強誘電体素子の製造方法。

【請求項10】

請求項1~8のいずれか1項に記載の強誘電体素子において、

前記強誘電体層は、少なくとも第1金属、及び酸素から構成された基部層と、

前記第1金属,第2金属,及び酸素の化学量論的組成の結晶からなり、前記基部層の中 に分散された複数の微結晶粒と

を少なくとも備えることを特徴とする強誘電体素子。

【請求項11】

請求項10記載の強誘電体素子において、

前記基部層は、前記第1金属,前記第2金属,及び酸素から構成され、化学量論的組成 に比較して第2金属の組成比が小さい

ことを特徴とする強誘電体素子。

【請求項12】

請求項10又は11記載の強誘電体素子において、

前記基部層は、前記第1金属,前記第2金属,及び酸素の柱状結晶を含むことを特徴と する強誘電体素子。

【請求項13】

請求項10~12のいずれか1項に記載の強誘電体素子において、

前記強誘電体層は、

前記基部層に接して配置され、少なくとも前記第1金属,及び酸素から構成され、柱状結晶及び非晶質の少なくとも1つである金属酸化物単一層を備える

ことを特徴とした強誘電体素子。

【請求項14】

請求項13記載の強誘電体素子において、

前記金属酸化物単一層は、前記第1金属,前記第2金属,及び酸素の化学量論的組成に 比較して第2金属の組成比が小さいことを特徴とする強誘電体素子。

【請求項15】

請求項13又は14記載の強誘電体素子において、

前記金属酸化物単一層は、前記微結晶粒を含まないことを特徴とする強誘電体素子。

【請求項16】

請求項10~15のいずれか1項に記載の強誘電体素子において、

前記第1金属はチタンであり、前記第2金属はピスマスであり、前記基部層は、化学量論的組成に比較して過剰なチタンを含む層からなる非晶質状態であることを特徴とする強誘電体素子。

【官烘白】 叨뀀官

【発明の名称】強誘電体素子及びその製造方法

【技術分野】

[0001]

本発明は、強誘電体素子及びその製造方法に関する。

【背景技術】

[0002]

マルチメディア情報化社会の拡大、さらには、ユビキタスサービスの実現に向けた研究開発が盛んに行われている。特に、ネットワーク機器、情報端末に搭載される情報を記録する装置(以下、メモリという)は、重要なキーデバイスである。ユビキタス端末に搭載されるメモリに求められる機能として、高速動作、長期保持期間、耐環境性、低消費電力、さらに、電源を切っても蓄積された情報が消去されない機能、つまり、不揮発性が必須とされている。

[0003]

従来、メモリには、半導体装置が多く用いられてきた。その中の1つとして、DRAM (Dynamic Random Access Memory) が広く使用されている。DRAMの単位記憶素子 (以下、メモリセルという) では、1 個の蓄積容量と1 個のMOSFET (Metal-oxide-semiconductor field effect transistor) からなり、選択されたメモリセルの蓄積容量に蓄えられた電荷の状態に対応する電圧を、ビット線から電気的なデジタル信号の「on」あるいは「off」として取り出すことで、記憶されているデータを読み出す(非特許文献 1, 2 参照)。

[0004]

しかし、DRAMでは、電源を切ると蓄積容量の状態を維持することが不可能となり、蓄積された情報が消去されてしまう。言い換えると、DRAMは揮発性のメモリ素子である。また、よく知られているように、DRAMでは、データを再び書き込むリフレッシュ動作が必要となり、動作速度が低下するという欠点もある。

[0005]

電源を切ってもデータが揮発しない機能である不揮発性のメモリとしては、ROM (Re ad only Memory) がよく知られているが、記録されているデータの消去や変更が不可能である。また、書き換之可能な不揮発性のメモリとして、EEPROM (Electrically erasable programmable read only memory) を用いたフラッシュメモリ (Flash memory) が開発されている (特許文献1,非特許文献2参照)。フラッシュメモリは、実用的な不揮発性メモリとして、多くの分野で使用されている。

[0006]

代表的なフラッシュメモリのメモリセルは、MOSFETのゲート電極部が、制御ゲート電極と浮遊ゲート電極を有した複数の層からなるスタックゲート(Stack gate)構造となっている。フラッシュメモリでは、浮遊ゲートに蓄積された電荷の量により、MOSFETの閾値が変化することを利用して、データの記録を可能としている。

[0007]

フラッシュメモリのデータの書き込みは、ドレイン領域に高電圧を印加して発生したホットキャリアがゲート絶縁膜のエネルギー障壁を乗り越えることで行う。また、ゲート絶縁膜に高電界を印加してF-N(Fowler-Nordheim)トンネル電流を流すことで、半導体基板から浮遊ゲートに電荷(一般的には電子)を注入することで、データの書き込みが行われる。データの消去は、ゲート絶縁膜に逆方向の高電界を印加することで、浮遊ゲートから電荷を引き抜くことにより行われる。

[0008]

フラッシュメモリは、DRAMのようなリフレッシュ動作が不要な反面、F-Nトンネル現象を用いるために、DRAMに比べてデータの書き込み及び消去に要する時間がけた違いに長くなってしまうというの問題がある。さらに、データの書き込み・消去を繰り返すと、ゲート絶縁膜が劣化するので、書き換え回数がある程度制限されているという問題

せめる。

[0009]

上述したフラッシュメモリに対し、新たな不揮発性メモリとして、強誘電体の分極を用いた強誘電体メモリ(以下、FeRAM(Ferroelectric RAM)や、強磁性体の磁気抵抗を用いた強磁性体メモリ(以下、MRAM(Magnetoresist RAM)という)などが注目されており、盛んに研究されている。この中で、FeRAMは、既に実用化されていることもあり、諸処の課題を解決できれば、可搬型メモリだけでなくロジックのDRAMも置き換えできると期待されている。

[0010]

強誘電体には、酸化物強誘電体(強誘電体セラミックスとも呼ばれる)とポリフッ化ビニリデン(PVDF)に代表されるような高分子強誘電体、BaMgF₄などのフッ化物強誘電体がある。酸化物強誘電体とフッ化物強誘電体は、分極を担う原子のわずかな変位によって分極反転が起きる。一方、高分子強誘電体では、共有結合で長く結合した分子鎖のコンフォメーション(結合形態)変化を素過程とする個々の分子鎖の回転によって、分極反転が起きる。

[0011]

酸化物強誘電体は、BaTiO3, PbTiO3などのベロブスカイト構造 (Perovskite)、LiNbO3, LiTaO3などの擬イルメナイト構造 (Pseudo-ilmenite)、PbNb3O6, Ba2NaNb5O15などのタングステン・ブロンズ (TB) 構造 (Tumgsten-bronze)、SrBi2Ta2O9, Bi4Ti3O12などのピスマス層状構造 (Bismuth layer-structure ferroelectric, BLSF) 等、La2Ti2O7などのパイロクロア構造 (Pyrochlore) に分類される。

[0012]

また、高分子強誘電体は、ポリフッ化ピニリデン(PVDF)を始め、フッ化ピニリデン(PDV)と三フッ化エチレンの共重合体のP(VDF/TrEF)などがあり、高分子の重合反応により作製される。強誘電体に関しての詳しくは、非特許文献3を参考されたい。

[0013]

上述した強誘電体材料のうち、FeRAMには主に酸化物強誘電体が使用される。さらに、酸化物強誘電体の中でよく使用されているのは、ベロブスカイト構造を持つ強誘電体(以下、ベロブスカイト型強誘電体と呼ぶ)の中でもPb(Zr,Ti)の ${PZT}$ で代表される鉛系強誘電体である。しかしながら、鉛含有物や鉛酸化物は、労働安全衛生法により規制される材料であり、生態への影響や環境負荷の増大などが懸念される。このため欧米では、生態学的見知及び公害防止の面から規制対象となりつつある。

$[0\ 0\ 1\ 4\]$

近年の環境負荷軽減の必然性から、非鉛系(無鉛)で鉛系強誘電体の性能に匹敵する強誘電体材料が世界的に注目されており、この中でも無鉛ペロブスカイト型強誘電体やビスマス層状構造強誘電体(BLSF)が有望とされている。しかし、鉛系強誘電体に比べ分極量が小さく成膜法・加工法ともに課題が多いのも事実である。

[0015]

フラッシュメモリの代わりとして期待されるFeRAMには、主に、スタック型とFET型に分類される。スタック型は、1トランジスタ1キャパシタ型FeRAMとも呼ばれ、この構造から図23に示すようなスタック型キャパシタを持つものと、プレーナ型キャパシタを持つもの、立体型キャパシタを持つものがある。また、スタック型には、1トランジスタ1キャパシタ型FeRAMやこれを2つ重ねて安定動作化させた2トランジスタ2キャパシタ型FeRAMがある。

[0016]

図23に示すスタック型のFeRAMは、半導体基板1501の上に、ソース1502,ドレイン1503,ゲート絶縁膜1504を介して設けられたゲート電極1505よりなるMOSトランジスタを備え、MOSトランジスタのソース1502に、下部電極15

[0017]

これらの構造は、強誘電体からなる誘電体層 1512の分極の向きをソースードレイン間(チャネル 1521)に流れる電流として検出することで、「on」あるいは「off」のデータとして取り出す機能を持っている。強誘電体の分極は、電圧を印加してなくても保持できることから不揮発性を有するが、この構造では、データ読み出し時にデータを破壊してしまい、データの再書き込みが必要となり高速性にかけるという問題や、1つの素子の占有する面積が大きいため、高集積化には向かないという欠点がある。

[0018]

上述したスタック型FeRAMに対し、FET型FeRAMは、次世代を担うFeRAMとして期待されている。FET型FeRAMは、1トランジスタ型FeRAMとも呼ばれ、この構造から、MOSFETのゲート電極とチャネル領域のゲート絶縁膜の代わりに強誘電体膜を配置したMFS(Metal-ferroelectric-semiconductor)型FeRAM、MOSFETのゲート電極の上に強誘電体膜を配置したMFMIS(Metal-ferroelectric-metal-insulator-semiconductor)型FeRAM、さらにMOSFETのゲート電極とゲート絶縁膜の間に強誘電体膜を配置した図24に示すようなMFIS(Metal-ferroelectric-insulator-semiconductor)型FeRAMなどの1トランジスタ型FeRAMがある(非特許文献4参照)。

[0019]

図 24 に示すMF I Sでは、半導体基板 1601 の上に、ソース 1602 , ドレイン 1603 を備之、ソース・ドレイン間に配置されたゲート絶縁膜 1604 の上に、強誘電体からなる誘電体層 1605 を備之、誘電体層 1605 の上にゲート電極 1606 を備える。ソース 1602 にはソース電極 1607 を介してソース電圧が印加され、ドレイン 1603 にはドレイン電極 1608 を介して電流計が接続している。

[0020]

これらのFeRAMは、MOSFETの動作に強誘電体の分極を適用させたものであり、分極の状態により、ゲート絶縁膜1604直下の半導体表面にチャネル1621が形成される場合と、形成されない場合との状態を作り出し、このときのソースードレイン間の電流値を読み取り、電気的なデジタル信号の「on」あるいは「off」として取り出す機能を持っている。

[0021]

FET型FeRAMでは、動作原理から、データ読み出しを行っても、強誘電体の分極量は変化しないことから非破壊読み出しが可能であり、高速動作が期待されている。また、1トランジスタ1キャバシタ型FeRAMに比べて専有面積も小さくできることから、高集積化に有利である特徴を持つ。しかしながら、実際には、1トランジスタ型FeRAMのうちMFIS型FeRAM(図24)では、強誘電体膜と半導体の間にゲート絶縁膜があるために、強誘電体の分極量を打ち消すような減分極電界が発生する。

[0022]

さらに、上述した構成を実現するためには、一般的に非晶質(アモルファス)である絶縁膜の上に、分極特性と配向性を持つ高品質な高誘電体を成膜することになる。ところが、後に説明する既存の成膜手法を用いては、絶縁膜上に高配向性の強誘電体を形成することが難しかった。このため、従来技術で作製されたMFIS型FeRAMは、減分極電界により分極が持ちこたえることができず、長時間のデータ保持ができなかった。さらに、半導体の上に形成する絶縁膜の品質が乏しい場合、電界により生じるリーク電流によって、強誘電体の分極量がさらに低下してしまう。これらのために、現状のMFIS型FeRAMにおいては、メモリとしての動作のデータ保持期間(データ寿命)が10日程度に留まっており、実用にはほと遠いのが現状である。

100201

ところで、MFMIS型FeRAMにおいては、結晶の金属電極(PtやSrRuO2などが一般的)の上に強誘電体を形成できるため、MFIS型FeRAM構造のように絶縁膜の上に強誘電体を形成する必要がなく高品質な成膜ができる。しかしながら、強誘電体は、金属上に対してもいまだ安定した成膜方法が提案されておらず、やはり、半導体上の絶縁膜による減分極電界による分極低下が問題となり長期のメモリ保持が実現されていない。

[0024]

一方、MFS型FeRAMでは、半導体上の絶縁膜を必要としないために、原理的に減分極電界による分極の低下を回避できる。しかし、ゾルゲル法やMOCVD法などの強誘電体成膜方法では高温の成膜温度が必要となるために、Siなどの半導体表面が酸化又は変質していまい、界面に酸化膜や欠陥を多く形成してしまう。この結果、半導体と強誘電体との界面に酸化膜(界面酸化膜)が形成されてしまった場合、MFIS型FeRAMと同様に減分極電界が生じてしまう。

[0025]

界面酸化膜が形成されなくても、界面に欠陥準位を多く形成した場合、電荷蓄積の電荷の影響が大きくなり、正確なメモリ動作ができなくなる。また、形成した強誘電体膜の品質が低い場合、膜中にリーク電流が流れてしまい長期間の分極特性を保持できないことが多く報告されている。

[0026]

上述したFeRAMなどでは、基体上への酸化物強誘電体の形成が重要である。現在までに様々な形成装置及び種々の薄膜形成方法が試みられている。例えば、ゾルゲル(solegel)法と有機金属熱分解(Metal-organic deposition, MOD)を含む化学溶液堆積法(Chemical solution deposition, CSD)、有機金属化学気相堆積法(Metal-organic chemical vapor deposition, MOCVD又はMOVPE)、バルス・レーザー・デポジション(Pulselaser deposition, PLD)、液体ミスト化学堆積法(Liquid source misted chemical deposition, LSMCD)、電気泳動堆積法(Electro-phoretic deposition, EPD)、高周波スパッタリング法(r1-sputtering、RFスパッタ法やマグネトロンスパッタ法とも呼ぶ)、ECRスパッタ法(Electron cyclotron resonance sputtering)などが挙げられる。

[0027]

これらの成膜方法のうち主流となっているのは、ゾルゲル法やMOD法と呼ばれるCSD法である。CSD法は、強誘電体の基材を有機溶媒に溶解し、これを基体に塗布・焼結を繰り返して膜を形成する方法であり、簡便で比較的大面積に強誘電体膜が形成できるのが特徴である。CSD法は、塗布する溶液の組成を制御することで任意の組成を持つ強誘電体膜が形成でき、多くの研究機関から報告がなされている。

[0028]

しかし、塗布する基体によっては濡れ性が悪く形成できないこともあること、形成した膜中に溶液に用いる溶媒が残されてしまい良好な膜質が得られないことなどの問題がある。また、CSD法では、焼結させるための温度を強誘電体膜のキュリー温度よりも高くする必要があるために、温度や雰囲気の制御が悪い場合、良好な特性の膜が全く得られないといった問題を抱える。

[0029]

また、CSD法以外の方法による強誘電体膜の形成も試みられている。例えば、エキシマレーザなどの強力なレーザ光源で強誘電体原料のターゲットをスパッタすることで、良好な膜質の強誘電体膜が形成できるPLD法が注目されている。しかし、この方法では、ターゲット面内においてレーザが照射される部分の面積は非常に小さく、小さな照射面からスパッタされて供給される原料に大きな分布が生じる。このためにPLD法では、基体に形成される強誘電体の膜厚・膜質などに大きな面内分布を生じ、また、同一条件で形成しても全く異なった特性になるなど、再現性について大きな問題がある。

[0030]

ただし、この付性は、本田で計画に検討するいには同いており、この付任で生かして、 膜特性を検討する手法としてコンピナトリアル法が注目されている。しかしながら、工業 的な観点からは、大面積に再現性よく形成できる手法が必須であり、現在のPLD法は、 工業的な使用は困難であるといえる。

[0031]

上述した種々の膜形成方法に対し、強誘電体膜の形成方法としてスパッタリング法(単にスパッタ法ともいう)が注目されている。スパッタ法は、危険度の高いガスや有毒ガスなどを用いることなく、堆積する膜の表面凹凸(表面モフォロジ)が比較的良いなどの理由により、有望な成膜装置・方法の1つになっている。スパッタ法において、化学量論的組成の強誘電体膜を得るための優れた装置・方法として、酸素ガスや窒素ガスを供給し、膜中の酸素や窒素が欠落するのを防止する反応性スパッタ装置・方法が有望である。

[0032]

従来から使用されているRFスパッタ法(従来スパッタ法)において、酸化物強誘電体を堆積するときには、対象となる化合物(焼結体)ターゲットを用いる。しかしながら、従来スパッタ法では、不活性ガスとしてアルゴン、反応性ガスとして酸素を用いて酸化物強誘電体を形成した場合、基板上に形成された強誘電体膜中の酸素が充分に取り込まれずに、良好な膜質の強誘電体が得られないという問題があった。

[0033]

このため、強誘電体を堆積した後に、加熱炉などを用いた酸素中でのアニーリングと呼ばれる加熱処理により、基体の上に形成した強誘電体膜の膜質を改善する必要があった。従って、上記従来スパッタ法では、アニーリングという工程が追加され、製造プロセスに煩雑性が増すという問題があった。また、このアニーリング工程では、一定の膜質を得るように制御するため、温度などの条件を厳密に管理する必要があった。加えて、形成する膜の材質によっては、アニーリング処理を行うことができない場合もあった。

[0034]

また、スパッタ膜の膜品質を改善する方法として、電子サイクロトロン共鳴(ECR)によりプラズマを発生させ、このプラズマの発散磁界を利用して作られたプラズマ流を基板に照射し、同時に、ターゲットと接地間に高周波又は負の直流電圧を印加し、上記ECRで発生させたプラズマ流中のイオンをターゲットに引き込み衝突させてスパッタリングし、膜を基板に堆積させるECRスパッタ法がある。

[0035]

従来のスパッタ法では、0.1 Pa程度以上のガス圧力でないと安定なブラズマは得られないのに対し、ECRスパッタ法では、安定なECRプラズマが0.01 Pa台の圧力で得られる特徴をもつ。また、ECRスパッタ法は、高周波又は負の直流高電圧により、ECRにより生成した粒子をターゲットに当ててスパッタリングを行うため、低い圧力でスパッタリングができる。

[0036]

ECRスパッタ法では、基板にECRプラズマ流とスパッタされた粒子が照射される。ECRプラズマ流中のイオンは、発散磁界により10eVから数10eVのエネルギーを持っている。また、気体が分子流として振る舞う程度の低い圧力でプラズマを生成・輸送しているため、基板に到達するイオンのイオン電流密度も大きく取れる。従って、ECRプラズマ流中のイオンは、スパッタされて基板上に飛来した原料粒子にエネルギーを与えると共に、原料粒子と酸素との結合反応を促進することとなり、堆積した膜の膜質が改善される。

[0037]

ECRスパッタ法では、低い基板温度で高品質の膜が形成できることが特徴となっている。ECRスパッタ法でいかに高品質な薄膜を堆積し得るかは、例えば、特許文献2、特許文献3や、非特許文献5を参照されたい。さらに、ECRスパッタ法は、膜の堆積速度が比較的安定しているため、ゲート絶縁膜などの極めて薄い膜を、膜厚の制御よく形成するのに適している。また、ECRスパッタ法で堆積した膜の表面モフォロジは、原子スケ

ールのターノー(下地でのる。 作って、ヒロハヘハッノ伝は、同語電子ノート配隊展の形成するだけでなく、前述したFeRAMに必要な強誘電体膜の形成や金属電極膜の形成にとって有望な方法であると言える。

[0038]

ECRスパッタ法を用いた強誘電体膜の検討についてもいくつか報告されている。例えば、特許文献 4 ,特許文献 5 ,非特許文献 6 では、バリウム又はストロンチウムを含む強誘電体の製造について報告している。また、非特許文献 7 では、B a $_2N$ a N i $_5O$ $_15$ の製造について報告している。さらに、非特許文献 8 では、B i $_4T$ i $_3O$ $_12$ の製造について報告している。

[0039]

しかしながら、従来では、ECRスパッタ法を用いても、先人らは従来スパッタ法と同様の方法として捉えた思想により条件を選択し、強誘電体材料からなる膜を形成しようとしていた。このため、従来では、ECRスパッタ法を用いて強誘電体膜を形成しても、FeRAMに適用できる良好な強誘電性を示すことができなかった。

[0040]

上述したようなメモリを取り巻く状況に対し、強誘電体の分極量により半導体の状態を変化させる(チャネルを形成する)などの効果によりメモリを実現させるのではなく、図25に示すように、半導体基板1701の上部に直接形成した強誘電体層1702の抵抗値を変化させ、結果としてメモリ機能を実現する技術が提案されている(特許文献6参照)。強誘電体層1702の抵抗値の制御は、電極1703と電極1704との間に電圧を印加することで行う。

[0041]

なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。

【特許文献1】特開平8-031960号公報

【特許文献2】特許第2814416号公報

【特許文献3】特許第2779997号公報

【特許文献4】特開平10-152397号公報

【特許文献5】特開平10-152398号公報

【特許文献 6 】 特開平 7 一 2 6 3 6 4 6 号公報

【特許文献7】特開2003-77911号公報

【非特許文献 1】 サイモン・ジー著、「フィジクス・オブ・セミコンダクター・デバイス」、1981年、 (S.M. Sze, "Physics of Semiconductor Devices", John Wiley and Sons, Inc.)

【非特許文献2】舛岡富士雄著、応用物理、73巻、第9号、頁1166、2004年。

【非特許文献3】塩嵜忠 監修、「強誘電体材料の開発と応用」、シーエムシー出版 【非特許文献4】猪俣浩一郎、田原修一、有本由弘編、「MRAM技術一基礎からし SI応用まで一」、サイベック

【非特許文献 5 】 天沢他のジャーナルオフバキュームサイエンスアンドテクノロジー、第 B 1 7 巻、第 5 号、2 2 2 2 頁、1 9 9 9 年 (J. Vac. Sci. Technol., B17, no. 5, 22 22 (1999).

【非特許文献 6 】 松岡らのジャーナル・アプライド・フィジクス、第76巻、第3号、1768頁、1994年(J. Appl. Phys., 76(3), 1768, (1994).

【非特許文献7】渡津らの「粉体及び粉末冶金」、第44号、86頁、1997年 【非特許文献8】増本らのアプライド・フィジクス・レター、第58号、243頁、

1991年、(Appl. Phys. Lett., 58, 243, (1991).

【発明の開示】

【発明が解決しようとする課題】

[0042]

FeRAMのゲート電極直下と同様に、半導体の上に強誘電体層を備える構造となっている。従って、図25に示す素子では、MFS型FeRAMの製造過程に最大の問題となる半導体上の良質な強誘電体層の形成が困難であるばかりでなく、半導体と強誘電体層との間に半導体酸化物が形成されてしまい、減分極電界の発生や多くの欠陥の発生が特性に大きく影響し、長時間のデータ保持は不可能であることが予想される。実際、図25に示す素子では、2分程度の保持時間しか達成されておらず、1分程度でデータの再書き込みを強いられることになる。

[0043]

図25に示す素子に見られる電流電圧ヒステリシリスは、半導体基板1701と強誘電体層1702の界面に発生した欠陥に、電子又はホールが捕獲(トラップ)されるために起きるとされている。このため、特許文献6では、電気伝導に関連するキャリア数が少ない材料が好ましく、半導体基板1701が適しているとしている。しかし、界面欠陥のキャリアトラップ現象を用いているために、捕獲するトラップが多くなれば、トラップの増加に伴うリーク電流によりデータ保持時間は短くなる。これに対し、半導体基板1701の上に界面なく強誘電体層1702を形成し、リーク電流を少なくすれば、キャリアの捕獲は発現せず、メモリの効果はなくなる。これらの矛盾により、図25に示す素子では、長時間のメモリ保持を行うには原理的に不適であるものであった。

[0044]

本発明は、以上のような問題点を解消するためになされたものであり、より安定に記憶保持が行えるメモリ装置が構成できるなど、強誘電体材料を用いて安定した動作が得られる強誘電体素子を提供できるようにすることを目的とする。

【課題を解決するための手段】

[0045]

本発明に係る強誘電体素子は、基板の上に形成された下部電極と、この下部電極の上に形成された強誘電体からなる所定の厚さの強誘電体層と、この強誘電体層の上に形成された上部電極とを少なくとも備え、強誘電体層は、少なくとも2つの金属を含んでいるものである。このように構成したので、強誘電体層は、下部電極と上部電極との間に印加された電気信号により抵抗値が変化する。言い換えると、強誘電体層は、印加される電圧などの電気信号により抵抗値が変化するものである。この結果、本強誘電体素子では、下部電極と上部電極との間に所定の電圧を印加して強誘電体層の抵抗値を変化させ、安定な高抵抗モードと低抵抗モードを切り替えれば、2つの異なる状態が得られ、例えば、上部電極に、適当な電圧を印加したときの電流値の測定により、2つの異なる状態が読み取れる。

[0046]

上記強誘電体素子において、強誘電体層は、第1電圧値以上の電圧印加により第1抵抗値を持つ第1状態となり、第1電圧とは極性の異なる第2電圧値以下の電圧印加により第1抵抗値より高い第2抵抗値を持つ第2状態となる。上記強誘電体素子において、下部電極は、基板の上に絶縁膜を介して形成されていてもよく、基板は導電性材料から構成されたものであってもよく、この場合、下部電極と基板とは同一であってもよい。

[0047]

また、上記強誘電体素子において、強誘電体層は、ペロブスカイト構造, 擬イルメナイト構造, タングステン・ブロンズ構造, ピスマス層状構造, 及びバイクロイア構造の少なくとも1つであればよく、例えば、強誘電体層は、ピスマスとチタンと酸素とから構成され、ピスマス層状構造であればよい。

[0048]

また、上記強誘電体素子において、強誘電体層は、少なくとも第1金属,及び酸素から構成された基部層と、第1金属,第2金属,及び酸素の化学量論的組成の結晶からなり、基部層の中に分散された複数の微結晶粒とを少なくとも備えていればよい。なお、基部層は、第1金属,第2金属,及び酸素から構成され、化学量論的組成に比較して第2金属の

阻以しかからいものであってもよい、また、至即間は、カエ亚周、ガム亚周、以び政系の 柱状結晶を含むものであってもよい。

[0049]

また、上記強誘電体層は、基部層に接して配置され、少なくとも第1金属,及び酸素から構成され、柱状結晶及び非晶質の少なくとも1つである金属酸化物単一層を備えるものであってもよい。この場合、金属酸化物単一層は、第1金属,第2金属,及び酸素の化学量論的組成に比較して第2金属の組成比が小さいものであってもよい。なお、金属酸化物単一層は、微結晶粒を含まない。また、上述した第1金属はチタンであり、第2金属はビスマスであり、基部層は、化学量論的組成に比較して過剰なチタンを含む層からなる非晶質状態であればよい。

[0050]

本発明に係る強誘電体素子の製造方法は、基板の上に下部電極層を形成する第1工程と、所定の組成比で供給された不活性ガスと酸素ガスとからなるプラズマを生成し、少なくとも2つの金属から構成されたターゲットに負のバイスを印加してプラズマより発生した粒子をターゲットに衝突させてスパッタ現象を起こし、ターゲットを構成する材料を下部電極層の上に堆積することで、2つの金属及び酸素から構成された強誘電体からなる強誘電体層を下部電極層の上に形成する第2工程と、強誘電体層の上に絶縁層を形成する第3工程と、絶縁層の上に上部電極を形成する第4工程とを備えるものである。

【発明の効果】

[0051]

以上説明したように、本発明によれば、少なくとも2つの金属から構成された強誘電体層とこの強誘電体層の上に形成された絶縁層とを、下部電極と上部電極とで挾む構成としたので、部電極と上部電極との間に所定の電気信号を印加して強誘電体層の抵抗値を変化させることが可能となり、安定な高抵抗モードと低抵抗モードとが切り替えられるようになり、安定して2つの異なる状態が得られるようになるので、強誘電体材料を用いて安定した動作が得られる強誘電体素子を提供できるという優れた効果が得られる。

【発明を実施するための最良の形態】

[0052]

以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における強誘電体素子の構成例を模式的に示す断面図である。図1に示す素子は、例えば、単結晶シリコンからなる基板101の上に絶縁層102,下部電極層103,強誘電体層104,絶縁層105,上部電極106を備えるようにしたものである。基板101は、半導体、絶縁体、金属などの導電性材料のいずれから構成されていてもよい。基板101が絶縁材料から構成されている場合、絶縁層102はなくてもよい。また、基板101が導電性材料から構成されている場合、絶縁層102,下部電極層103はなくてもよく、この場合、導電性材料から構成された基板101が、下部電極となる。

[0053]

下部電極層103, 上部電極106は、例えば、白金(Pt)、ルテニウム(Ru)、金(Au)、銀(Ag)などの貴金属を含む遷移金属の金属から構成されていればよい。また、下部電極層103, 上部電極106は、窒化チタン(TiN)、窒化ハフニウム(HfN)、ルテニウム酸ストロンチウム($SrRuO_2$)、酸化亜鉛(ZnO)、鉛酸スズ(ITO)、フッ化ランタン(LaF_3)などの遷移金属の窒化物や酸化物やフッ化物等の化合物、さらに、これらを積層した複合膜であってもよい。

[0054]

絶縁層105は、二酸化シリコン,シリコン酸窒化膜,アルミナ,又は、リチウム,ベリリウム,マグネシウム,カルシウムなどの軽金属から構成された $LiNbO_3$ などの酸化物、 $LiCaAlF_6$ 、 $LiSrAlF_6$ 、 $LiYF_4$ 、 $LiLuF_4$ 、 $KMgF_3$ などのフッ化物から構成されていればよい。また、絶縁層105は、スカンジウム,チタン,ストロンチウム,イットリウム,ジルコニウム,ハフニウム,タンタル,及び、ランタン系列を含む遷移金属の酸化物及び窒化物、又は、以上の元素を含むシリケート(金属、シリ

コン、 酸素の二ルルロ物)、 及び、 これののルギでロゼ / ル ミャード () 選馬、 / ル ミーソム、酸素の三元化合物)、 さらに、以上の元素を 2 以上含む酸化物及び窒化物などから構成されていればよい。

[0055]

強誘電体層104は、酸化物強誘電体から構成されたものであり、例えば、ペロブスカイト構造を持つ材料、又は、擬イルメナイト構造を持つ材料、さらに、タングステン・プロンズ構造を持つ材料、ビスマス層状構造を持つ材料、バイロクロア構造を持つ材料から構成されていればよい。

[0056]

詳細には、Bi $_4$ Ti $_3$ O $_{12}$ 、La $_2$ Ti $_2$ O $_7$ BaTiO $_3$ 、PbTiO $_3$ 、Pb ($_2$ r $_{1-x}$ Ti $_x$)O $_3$ 、($_2$ Pb $_{1-y}$ La $_y$) ($_2$ r $_{1-x}$ Ti $_x$)O $_3$ 、LiNbO $_3$ 、LiTaO $_3$ 、KNbO $_3$ 、YMnO $_3$ など、PbNb $_3$ O $_6$ 、Ba $_2$ NaNb $_5$ O $_15$ 、(Ba $_{1-x}$ Sr $_x$) $_2$ NaNb $_5$ O $_15$ 、Ba $_2$ Na $_{1-x}$ Bi $_x/_3$ Nb $_5$ O $_15$ 、さらに、一価,二価,三価の少なくとも一種のイオン及びこれらのイオンの組み合わせを表す記号をAとし、四価,五価,六価の少なくとも一種のイオン及びこれらのイオンの組み合わせを示す記号をBとし、酸素を表す記号をOとし、ピスマスを表す記号をBiとし、mを1から5を表す記号としたときに、(Bi $_2$ O $_2$) $_2$ +(A $_{m-1}$ B $_m$ O $_{3m+1}$) $_2$ -で表されるピスマス層状構造を持つ強誘電体を用いることができる。

[0057]

 $(Bi_2O_2)^{2+}(A_{m-1}B_mO_{3m+1})^{2-}$ で表されるピスマス層状構造を持つ強誘電体としては、例之は、SrBi_2Ta_2O_g、SrBi_2Nb_2O_g、BaBi_2Nb_2O_g、BaBi_2Ta_2O_g、BaBi_2Nb_2O_g、BaBi_2Ta_2O_g、BiO_4Ta_3O_{12}、CaBi_4Ti_4O_{15}、SrBi_4Ti_4O_{15}、BaBi_4Ti_4O_{15}、Na_{0.5}Bi_{4.5}Ti_4O_{15}、K_{0.5}Bi_{4.5}Ti_4O_{15}、Sr_2Bi_4Ta_5O_{18}、Ba_2Bi_4Ta_5O_{18}、Pb_2Bi_4Ta_5O_{18}が学げられる。

[0058]

さらに、ランタン系列から選ばれる少なくとも一種の希土類金属元素を表す記号をL n とし、I I 族の軽金属(B e,M g E e E c

[0059]

なお、強誘電体層 1 0 4 は、少なくとも 2 つの金属を含む酸化物、窒化物、フッ化物などの、一般に強誘電特性を示す材料から構成されていることを示しており、膜厚条件などにより強誘電特性を示さない状態も含んでいる。また、以降で記載している「強誘電体」についても、少なくとも 2 つの金属から構成された金属化物からなる一般に強誘電特性を示すとされている材料を示している。

[0060]

図1に示した強誘電体素子の具体例について説明すると、例えば、下部電極層 103 は、膜厚 10 n m のルテニウム膜であり、強誘電体層 104 は、膜厚 40 n m の B i $_4$ T i $_3$ O $_{12}$ 膜であり、絶縁層 105 は、五酸化タンタルと二酸化シリコンとからなる膜厚 5 n m の多層膜であり、上部電極 106 は、金から構成されたものである。また、上部電極 106 は、絶縁層 105 の側から、チタン層,窒化チタン層,金層の順に積層された多層構造であってもよい。絶縁層 105 との接触面をチタン層とすることで、密着性の向上が図れる。なお、前述したように、基板 101 及び絶縁層 102 の構成は、これに限るものではなく、電気特性に影響を及ぼさなければ、他の材料も適当に選択できる。

$[0\ 0\ 6\ 1]$

以上で説明した、絶縁層102,下部電極層103,強誘電体層104,絶縁層105

,上即電便100は、具件的な製匠は収上りるが、凶とに小りよりなじし、ヘハック衣胆により、金属ターゲットや焼結ターゲットを、アルゴンガス、酸素ガス、窒素ガスからなるECRプラズマ内でスパッタリングして形成すればよい。

[0062]

ここで、図2に示すECRスパッタ装置について説明すると、まず、処理室201とこれに連通するプラズマ生成室202とを備えている。処理室201は、図示していない真空排気装置に連通し、真空排気装置によりプラズマ生成室202とともに内部が真空排気される。

[0063]

処理室201には、膜形成対象の基板101が固定される基板ホルダ204が設けられている。基板ホルダ204は、図示しない回転機構により所望の角度に傾斜し、かつ回転可能とされている。基板ホルダ204を傾斜して回転させることで、堆積させる材料による膜の面内均一性と段差被覆性とを向上させることが可能となる。また、処理室201内のプラズマ生成室202からのプラズマが導入される開口領域において、開口領域を取り巻くようにリング状のターゲット205が備えられている。

[0064]

ターゲット 2 0 5 は、絶縁体からなる容器 2 0 5 a 内に載置され、内側の面が処理室 2 0 1 内に露出している。また、ターゲット 2 0 5 には、マッチングユニット 2 2 1 を介して高周波電源 2 2 2 が接続され、例えば、1 3 . 5 6 MH z の高周波が印加可能とされている。ターゲット 2 0 5 が導電性材料の場合、直流を印加するようにしても良い。なお、ターゲット 2 0 5 は、上面から見た状態で、円形状だけでなく、多角形状態であっても良い。

[0065]

プラズマ生成室202は、真空導波管206に連通し、真空導波管206は、石英窓207を介して導波管208に接続されている。導波管208は、図示していないマイクロ波発生部に連通している。また、プラズマ生成室202の周囲及びプラズマ生成室202の上部には、磁気コイル(磁場形成手段)210が備えられている。これら、マイクロ波発生部、導波管208, 石英窓207, 真空導波管206により、マイクロ波供給手段が構成されている。なお、導波管208の途中に、モード変換器を設けるようにする構成もある。

[0066]

図2のECRスパッタ装置の動作例について説明すると、まず、処理室201及びブラズマ生成室202内を真空排気して内部の圧力を $10^{-5}\sim10^{-4}$ Paとした後、不活性ガス導入部211より不活性ガスであるアルゴンガスを導入し、また、反応性ガス導入部212より反応性ガスを導入し、ブラズマ生成室202内を例えば $10^{-3}\sim10^{-2}$ Pa程度の圧力にする。この状態で、磁気コイル210よりブラズマ生成室202内に0.0875T(テスラ)の磁場を発生させた後、導波管208,石英窓207を介してブラズマ生成室202内に2.45GHzのマイクロ波を導入し、電子サイクロトロン共鳴(ECR)プラズマを発生させる。なお、1T=10000

[0067]

ECRプラズマは、磁気コイル210からの発散磁場により、基板ホルダ204の方向にプラズマ流を形成する。生成されたECRプラズマのうち、電子は磁気コイル210で形成される発散磁場によりターゲット205の中を貫通して基板101の側に引き出され、基板101の表面に照射される。このとき同時に、ECRプラズマ中のプラスイオンが、電子による負電荷を中和するように、すなわち、電界を弱めるように基板101側に引き出され、成膜している層の表面に照射される。このように各粒子が照射される間に、プラスイオンの一部は電子と結合して中性粒子となる。

[0068]

なお、図2の薄膜形成装置では、図示していないマイクロ波発生部より供給されたマイクロ波電力を、導波管208において一旦分岐し、プラズマ生成室202上部の真空導波

日 4 0 0 に、ノノヘ×工版至 4 0 2 0 1 円の 1 2 2 0 1 で 1 で 1 で 1 で 1 で 2 0 0 0 に 2 0 7 に 対する 9 ー ゲット 2 0 5 からの 飛散 粒子の 付着 が、 防 げ るように なり、 ランニング 9 イムを 大幅に 改善できるように なる。 また、 処理 対象の 基板 と 9 ー ゲット 2 0 5 との間に シャッター などを 設け、 基板 に 対する 原料の 到達を 制御 するようにしてもよい。

[0069]

次に、図1にした強誘電体素子の製造方法例について、図3を用いて説明する。まず、図3(a)に示すように、主表面が面方位(100)で抵抗率が $1\sim2\Omega^-$ cmのp形のシリコンからなる基板101を用意し、基板101の表面を硫酸と過酸化水素水の混合液と純水と希フッ化水素水とにより洗浄し、このあと乾燥させる。

[0070]

ついで、洗浄・乾燥した基板101の上に、絶縁層102が形成された状態とする。絶縁層102の形成では、上述したECRスバッタ装置を用い、処理室201内の基板ホルダ204に基板101を固定し、ターゲット205として純シリコン(Si)を用い、プラズマガスとしてアルゴン(Ar)と酸素ガスを用いたECRスバッタ法により、基板101の上に、表面を覆う程度にSi一〇分子によるメタルモードの絶縁層102を形成する。

[0071]

図 2 に示す E C R スパッタ法において、まず、プラズマ生成室 2 0 2 内を 10^{-5} P a 台の高真空状態に真空排気した後、プラズマ生成室 2 0 2 内に、不活性ガス導入部 2 11 より、例えば希ガスである A r ガスを流量 2 0 s c cm程度で導入し、プラズマ生成室 2 0 2 の内部を例えば $10^{-2}\sim10^{-3}$ P a 台の圧力に設定する。また、プラズマ生成室 2 0 2 には、磁気コイル 21 0 にコイル電流を例えば 28 A を供給することで電子サイクロトロン共鳴条件の磁場を与える。例えば、プラズマ生成室 20 2 内の磁東密度が 87 . 5 m T (テスラ)程度の状態とする。

[0072]

加えて、図示していないマイクロ波発生部より、例えば2.45 GHzのマイクロ波(例えば500 W)を供給し、これを導波管208、石英窓207、真空導波管206 を介してプラズマ生成室202の内部に導入し、このマイクロ波の導入により、プラズマ生成室202にArのプラズマが生成された状態とする。なお、sccmは流量の単位あり、0 C・1 気圧の流体が1 分間に $1cm^3$ 流れることを示す。

[0073]

上述したことにより生成されたプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室201の側に放出される。また、プラズマ生成室202の出口に配置されたターゲット205に、高周波電源222より高周波電力(例えば13.56MHz,500W)を供給する。このことにより、ターゲット205にAr粒子が衝突してスパッタリング現象が起こり、Si粒子がターゲット205より飛び出す。

[0074]

この状態とされた後、ターゲット205と基板101との間の図示しないシャッターを開放すると、ターゲット205より飛び出したSi粒子は、プラズマ生成室202より放出されたプラズマ、及び、反応性ガス導入部212より導入されてプラズマにより活性化された酸素ガスと共に基板101の表面に到達し、活性化された酸素により酸化され二酸化シリコンとなる。

[0075]

以上のことにより、基板101上に二酸化シリコンからなる例えば100nm程度の膜厚の絶縁層102が形成された状態とすることができる(図3(a))。所定の膜厚まで形成した後、前述したシャッターを閉じた状態としてスパッタされた原料が基板101に到達しないようにすることで、成膜を停止する。この後、マイクロ波電力の供給を停止するなどによりプラズマ照射を停止し、各ガスの供給を停止し、基板温度が所定の値にまで低下しまた処理室201の内部圧力を上昇させて大気圧程度とした後、処理室201の内

叩より以朕でルに至似101で奴山りつ。

[0076]

なお、絶縁層102は、この後に形成する下部電極層103と上部電極106に電圧を印加した時に、基板101に電圧が洩れて、所望の電気的特性に影響することがないように絶縁を図るものである。例えば、シリコン基板の表面を熱酸化法により酸化することで形成した酸化シリコン膜を絶縁層102として用いるようにしてもよい。絶縁層102は、絶縁性が保てればよく、酸化シリコン以外の他の絶縁材料から構成してもよく、また、絶縁層102の膜厚は、100nmに限らず、これより薄くてもよく厚くてもよい。絶縁層102は、上述したECRスパッタによる膜の形成では、基板101に対して加熱はしていないが、基板101を加熱しながら膜の形成を行ってもよい。

[0077]

以上のようにして絶縁層102を形成した後、基板101を装置内より大気中に搬出し、ついで、ターゲット205として純ルテニウム(Ru)を用いた図2同様のECRスバッタ装置の基板ホルダ204に、基板101を固定する。引き続いて、プラズマガスとしてアルゴン(Ar)とキセノン(Xe)を用いたECRスバッタ法により、図3(b)に示すように、絶縁層102の上に、表面を覆う程度にRu膜を形成することで、下部電極層103が形成された状態とする。

[0078]

Ru膜の形成について詳述すると、Ruからなるターゲット 205 を用いた図 2 に示す ECR スパッタ装置において、まず、基板 101 を例えば 400 で程度に加熱し、ついで、プラズマ生成室 202 内に、不活性ガス導入部 211 より、例えば流量 7 sccmで希ガスである Ar ガスを導入し、例えば流量 5 sccmで Xe ガスを導入し、プラズマ生成室 202 の内部を、例えば $10^{-2}\sim10^{-3}$ Pa 台の圧力に設定する。また、プラズマ生成室 202 には、磁気コイル 210 にコイル電流を例えば 26 A を供給することで電子サイクロトロン共鳴条件の磁場を与える。

[0079]

加えて、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば500W)を供給し、これを導波管208、石英窓207、真空導波管を介してブラズマ生成室202内に導入し、この上記マイクロ波の導入により、プラズマ生成室202にArとXeのプラズマが生成した状態とする。生成されたプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室201側に放出される。また、プラズマ生成室202の出口に配置されたターゲット205に、高周波電極供給部より高周波電力(例えば500W)を供給する。このことにより、ターゲット205より飛び出す。ターゲット205より飛び出したRu粒子は、基板101の絶縁層102表面に到達し堆積する。

[0800]

以上のことにより、絶縁層102の上に、例えば10nm程度の膜厚の下部電極層103 が形成された状態が得られる(図3(b))。下部電極層103は、この後に形成する上部電極106との間に電圧を印加した時に、強誘電体層104と絶縁層105に電圧が印加できるようにするものである。従って、導電性が持てればルテニウム以外から下部電極層103を構成してもよく、また、膜厚も10nmに限るものではなく、これより厚くてもよく薄くてもよい。

[0081]

ところで、上述したようにECRスパッタ法によりRuの膜を形成するときに、基板101を400℃に加熱したが、加熱しなくても良い。ただし、加熱を行わない場合、ルテニウムの二酸化シリコンへの密着性が低下するため、剥がれが生じる恐れがあり、これを防ぐために、基板を加熱して膜を形成する方が望ましい。以上のようにして所望の膜厚にRuを堆積した後、シャッターを閉じることなどにより成膜を停止し、マイクロ波電力の供給を停止してプラズマ照射を停止するなどの終了処理をすれば、基板101が鍛出可能

こなる。

[0082]

以上のようにして下部電極層103を形成した後、基板101を装置内より大気中に搬出し、ついで、ターゲット205としてBiとTiの割合が4:3の焼結体(Bi-Ti-O)を用いた図2同様のECRスパッタ装置の基板ホルダ204に、基板101を固定する。引き続いて、プラズマガスとしてアルゴン(Ar)と酸素ガスとを用いたECRスパッタ法により、図3(c)に示すように、下部電極層103の上に、表面を覆う程度に、強誘電体層104が形成された状態とする。

[0083]

[0084]

加えて、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば500W)を供給し、これを導波管208、石英窓207、真空導波管206を介してプラズマ生成室202内に導入し、このマイクロ波の導入により、プラズマ生成室202にArのプラズマが生成された状態とする。生成されたプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室201側に放出される。また、プラズマ生成室202の出口に配置されたターゲット205に、高周波電極供給部より高周波電力(例えば500W)を供給する。このことにより、ターゲット205にAr粒子が衝突してスパッタリング現象を起こし、Bi粒子とTi粒子がターゲット205より飛び出す。

[0085]

ターゲット 2 0 5 より飛び出した B i 粒子と T i 粒子は、ブラズマ生成室 2 0 2 より放出されたブラズマ、及び、反応性ガス導入部 2 1 2 より導入されてブラズマにより活性化した酸素ガスと共に、下部電極層 1 0 3 の表面に到達し、活性化された酸素により酸化される。ターゲット 2 0 5 は焼結体であり、酸素が含まれるが、酸素を供給することにより膜中の酸素不足を防ぐことができる。

[0086]

以上に説明したECRスパッタ法による膜の形成で、例えば、膜厚40nm程度の強誘電体層104が形成された状態が得られる(図3(c))。この後、前述と同様にすることで終了処理をし、基板が般出可能な状態とする。なお、形成した強誘電体層104に、不活性ガスと反応性ガスのECRプラズマを照射し、膜質を改善するようにしてもよい。反応性ガスとしては、酸素ガスに限らず、窒素ガス,フッ素ガス,水素ガスを用いることができる。また、この膜質の改善は、絶縁層102や以降に説明する絶縁層105の形成にも適用可能である。

[0087]

以上のようにして強誘電体層104を形成した後、基板101を装置内より大気中に撤出し、ついで、ターゲット205として純タンタル(Ta)を用いた図2同様のECRスパッタ装置の基板ホルダ204に、基板101を固定する。引き続いて、ブラズマガスとしてアルゴン(Ar)と酸素ガスとを用いたECRスパッタ法により、図3(d)に示すように、強誘電体層104の上に、表面を覆う程度に、絶縁層105が形成された状態とする。以下に説明するように、Ta-O分子によるメタルモード膜を形成し、絶縁層105とする。

[0088]

Ta-0分子によるメタルモード膜の形成について詳述すると、タンタルからなるター

クットとりるを用いた回とにかり上しれるハック衣具において、より、ノクマエ版主と02内に、不活性ガス導入部211より、例えば流量25sccmで希ガスであるArガスを導入し、プラズマ生成室202の内部を、例えば10⁻³Pa台の圧力に設定する。また、プラズマ生成室202には、磁気コイル210にコイル電流を例えば28Aを供給することで電子サイクロトロン共鳴条件の磁場を与える。

[0089]

加えて、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば500W)を供給し、これを導波管208、石英窓207、真空導波管を介してブラズマ生成室202内に導入し、このマイクロ波の導入により、プラズマ生成室202にArのプラズマが生成した状態とする。生成されたプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室201の側に放出される。また、プラズマ生成室202の出口に配置されたターゲット205に、高周波電極供給部より高周波電力(例えば500W)を供給する。

[0090]

このことにより、ターゲット205にAr粒子が衝突してスパッタリング現象を起こし、Ta粒子がターゲット205より飛び出す。ターゲット205より飛び出したTa粒子は、プラズマ生成室202より放出されたプラズマ、及び反応性ガス導入部212より導入されてプラズマにより活性化された酸素ガスと共に基板101の強誘電体層104表面に到達し、活性化された酸素により酸化され五酸化タンタルとなる。

[0091]

以上のことにより、まず、強誘電体層 1 0 4 の上に五酸化タンタル膜を形成する。続いて、図3 (a)を用いて説明した二酸化シリコンの堆積と同様に、純シリコンからなるターゲット 2 0 5 を用いたECRスパッタ法により、上記五酸化タンタル膜の上に二酸化シリコン膜が形成された状態とする。上述した五酸化タンタル膜と二酸化シリコン膜の形成工程を繰り返し、五酸化タンタル膜と二酸化シリコン膜との多層膜を例えば、5 n m 程度形成することで、絶縁層 1 0 5 が得られる(図3 (d))。

[0092]

なお、五酸化タンタル膜と二酸化シリコン膜からなる絶縁層105は、強誘電体層104に電圧を印加した時に、強誘電体膜に印加される電圧を制御するために用いる。従って、強誘電体層104に印加される電圧を制御することができれば、五酸化タンタル膜と二酸化シリコン膜の多層構造以外から絶縁層105を構成してもよく、単層から構成してもよい。また、膜厚も、5nmに限るものではない。なお、上述したECRスパッタ法では、基板101に対して加熱はしていないが、加熱しても良い。

[0093]

次に、図3(e)に示すように、絶縁層105の上に、所定の面積のAuからなる上部電極106が形成された状態とすることで、強誘電体からなる層を用いた素子が得られる。上部電極106は、よく知られたリフトオフ法と抵抗加熱真空蒸着法による金の堆積とにより形成できる。なお、上部電極106は、例えば、Ru、Pt、TiNなどの他の金属材料や導電性材料を用いるようにしてもよい。なお、Ptを用いた場合、密着性が悪く剥離する可能性があるので、加熱による成膜を行うことや、Ti-Pt-Auなどの剥離し難い構造とすることなどにより、フォトリソグラフィーやリフトオフ処理などのパターニング処理をして所定の面積を持つ電極として形成する必要がある。

[0094]

次に、ECRスパッタ法により形成される $Bi_4Ti_3O_{12}$ からなる強誘電体膜(強誘電体層 104)の特性について、より詳細に説明する。発明者らは、ECRスパッタ法を用いた $Bi_4Ti_3O_{12}$ 膜の形成について注意深く観察を繰り返すことで、温度と導入する酸素流量によって、形成される $Bi_4Ti_3O_{12}$ 膜の組成が制御できることを見いたした。図4は、ECRスパッタ法を用いて $Bi_4Ti_3O_{12}$ を成膜した場合の、導入した酸素流量に対する成膜速度の変化を示した特性図である。図4は、基板に単結晶シリコンを用い、基板温度を420℃とした条件の結果である。

100901

図4より、酸素流量が $0\sim0$. 5sccmと小さいとき、酸素流量が0. $5\sim0$. 8sccmの時、酸素流量が0. 8sccm以降の時の領域に分かれることがわかる。この特性について、高周波誘導結合ブラズマ発光(ICP)分析と断面透過型電子顕微鏡の観察を実施し、成膜された膜を詳細に調べた。調査の結果、酸素流量が $0\sim0$. 5sccmと小さい時には、ターゲット 205にBi-Ti-Oの焼結ターゲットを使用しているのにも拘わらず、Biがほとんど含まれないTi-Oが主成分の結晶膜が形成されていることが判明した。この酸素領域を酸素領域Aとする。

[0096]

また、酸素流量が $0.8\sim3$ sccm程度の場合は、 $Bi_4Ti_3O_{12}$ の化学量論的組成の微結晶又は柱状結晶で成膜していることが判明した。この酸素領域を酸素領域Cとする。

[0097]

さらに、酸素流量が3 sccm以上の場合には、B i の割合が多い膜となり、B i $_4$ T i $_3$ O $_{12}$ の化学量論的組成からずれてしまうことが判明した。この酸素領域を酸素領域 D とする。

[0098]

さらにまた、酸素流量が $0.5\sim0.8$ sccmの場合は、酸素領域Aの膜と酸素領域Cの中間的な成膜となることが判明した。この酸素領域を酸素領域Bとする。

[0099]

これらの供給する酸素に対して、4つの領域に分かれて、組成変化することは今まで知られておらず、ECRスパッタ法でBi-Ti-Oの焼結ターゲットを用いて $Bi_4Ti_3O_{12}$ を成膜した場合の特徴的な成膜特性であるといえる。この領域を把握した上で、成膜を制御することで所望の組成と膜質の膜が得られることになる。さらに別の厳密な測定結果より、強誘電性を明らかに示すのは、化学量論的組成が実現されている酸素領域Cであることが判明した。

[0100]

次に、図4中の酸素領域A内の α ,酸素領域B内の β ,酸素領域C内の γ の酸素流量条件で作製したビスマスチタン酸化物薄膜(強誘電体層104)の状態について、図5を用いて説明する。図5は、作製した薄膜の断面を透過型電子顕微鏡で観察した結果を示している。図5において、(a),(b),(c),(d)は、顕微鏡写真であり、(a'),(b'),(c'),(d')は、各 γ の状態を模式的に示した模式図である。まず、酸素流量を γ 0とした条件 γ 0では、図5(a)及び図5(a')に示すように、膜全体が柱状結晶から構成されている。条件 γ 0で作製した薄膜の元素の組成状態をEDS(エネルギー分散形X線分光)法で分析すると、ビスマスが含まれていなく、この膜は、酸化チタンであることがわかる。この酸素領域Aで形成された金属酸化物薄膜は、後に示す温度領域の変化は観測されない。

[0101]

次に、酸素流量を0.5scmとした条件 β では、図5(b)及び図5(b')に示すように、作製した薄膜(強誘電体層 104)は2 層に分離しており、 $Bi_4Ti_3O_{12}$ の化学量論的組成に比較して過剰なチタンを含む金属酸化物単一層 144 と、 $Bi_4Ti_3O_{12}$ の化学量論的組成に比較して過剰なチタンを含む基部層 141 とから構成され、基部層 141 の中に $Bi_4Ti_3O_{12}$ の結晶からなる粒径 $3\sim15$ nm程度の複数の微結晶粒 142 が分散している状態が確認される。基部層 141 は、非晶質の状態となっている。

[0102]

次に、酸素流量を1 sccmとした条件 γ では、図5(c)及び図5(c)に示すように、基部層141の中に微結晶粒142が分散している状態が確認される。ただし、基部層141及び金属酸化物単一層144は、ともにほぼピスマスが存在していない状態となっている。以上に示した状態は、成膜時の温度条件が420 $\mathbb C$ である。なお、図5(d)及び図5(d)は、酸素流量を1sccmとした条件で作製した膜の観察結果であるが、以降

に武明りるよりに、朕心以呵い血及不口が共なる。

[0103]

ECRスパッタ法でのBi $_4$ Ti $_3$ О $_{12}$ 膜の特徴は、成膜温度にも関係する。図6は、基板温度に対する成膜速度と屈折率の変化を示したものである。この図には、図 $_4$ に示した酸素領域Aと酸素領域Cと酸素領域Dに相当する酸素流量の成膜速度と屈折率の変化が示してある。図より、温度に対して成膜速度と屈折率のともに変化することがわかる。

[0104]

まず、屈折率に注目すると、酸素領域 A、酸素領域 C、酸素領域 Dのいずれの領域に関して同様の振る舞いを示すことがわかる。具体的には、約250 C程度までの低温領域では、屈折率は約2 と小さくアモルファス的な特性を示している。300 Cから600 Cでの中間的な温度領域では、屈折率は、約2.6 と論文などで報告されているバルクに近い値となり、 Bi $_4$ Ti $_3$ O $_{12}$ の結晶化が進んでいることがわかる。これらの数値に関しては、例之ば、山口らのジャバニーズ・ジャーナル・アプライド・フィジクス、第375166 (1998).) などを参考にしていただきたい。

[0105]

しかし、約600℃を超える温度領域では、屈折率が大きくなり表面モフォロジ(表面凹凸)が大きくなってしまい結晶性が変化しているものと思われる。この温度は、 Bi_4 Ti_3O_{12} のキュリー温度である675℃よりも低いが、成膜している基板表面にECR プラズマが照射されることでエネルギーが供給され、基板温度が上昇して酸素欠損などの結晶性の悪化が発生しているとすれば、上述した結果に矛盾はないものと考える。成膜速度の温度依存性についてみると、各酸素領域は、同じ傾向の振る舞いを示すことがわかる。 具体的には、約200℃までは、温度と共に成膜速度が上昇する。しかし、約200℃から300℃の領域で、急激に成膜速度が低下する。

[0106]

約300℃に達すると成膜速度は600℃まで一定となる。この時の各酸素領域における成膜速度は、酸素領域Aが約1.5 nm/min、酸素領域Cが約3 nm/min、酸素領域Dが約2.5 nm/minであった。以上の結果から、Bi $_4$ Ti $_3$ O $_1$ 2の結晶膜の成膜に適した温度は、屈折率がバルクに近くなり、成膜速度が一定となる領域であり、上述の結果からは、300℃から600℃の温度領域となる。

[0107]

上述した成膜時の温度条件により、金属酸化物層の状態は変化し、図5(c)に示した状態となる酸素流量条件で、成膜温度条件を450 Cと高くすると、図5(d)及び図5(d')に示すように、Bi $_4$ Ti $_3$ O $_{12}$ の柱状結晶からなる寸法(グレインサイズ)20~40nm程度の複数の柱状結晶部 143 の中に、微結晶粒 142 が観察されるようになる。この状態では、柱状結晶部 143 が、図5(c)及び図5(c')に示す基部層 14 lに対応している。なお、図5に示すいずれの膜においても、XRD(X線回折法)測定では、Bi $_4$ Ti $_3$ O $_{12}$ の(117)軸のピークが観測される。また、前述した透過型電子顕微鏡の観察において、微結晶粒 142に対する電子線回折により、微結晶粒 142は、Bi $_4$ Ti $_3$ O $_{12}$ の(117)面を持つことが確認されている。

[0108]

一般に、強誘電性を示す材料では、キュリー温度以上では結晶性が保てなくなり、強誘電性が発現されなくなる。例えば、 $Bi_4Ti_3O_{12}$ などのBiとチタンと酸素とから構成される強誘電材料では、キュリー温度が675で付近である。このため、上述した温度の600に近い温度以上になると、ECRプラズマから与えられるエネルギーも加算され、酸素欠損などが起こりやすくなるため、結晶性が悪化し、強誘電性が発現され難くなるものと考えられる。言い換えると、強誘電体層104の形成においては、基板温度の条件を、形成している膜の屈折率が急激に大きくなって一定の値を示す温度以上で、かつ、強誘電体層のキュリー温度以下とすれば、より結晶性がよい状態が得られることになる。実験の結果によれば、強誘電体層104が、最も良好な強誘電性を示す上記温度条件は、4

ひひしじのうた。

[0109]

また、上述したような条件で成膜した $Bi_4Ti_3O_{12}$ 膜は、100nm程度の厚さにすると 2MV/cm を超える十分な電気耐圧性を示すことも確認できた。以上に説明したように、ECR スパッタを用い、図 4 や図 6 で示される範囲内で強誘電体材料からなる膜を形成することにより、膜の組成と特性を制御することが可能となる。

[0110]

ところで、強誘電体層 104 は、図 7 に示す状態も観察されている。図 7 に示す強誘電体層 104 は、B i_4 T i_3 O 12 の化学量論的組成に比較して過剰なチタンを含む金属酸化物単一層 144 と、複数の微結晶粒 142 が分散している基部層 141 との積層構造である。図 7 に示す状態も、図 5 に示す状態と同様に、透過型電子顕微鏡の観察により確認されている。上述した各金属酸化物層の状態は、形成される下層の状態や、成膜温度,成膜時の酸素流量により変化し、例えば、金属材料からなる下地の上では、酸素流量が図 3 に示す β 条件の場合、基板温度条件 430 C における図 5 (b) もしくは基板温度条件 450 C における図 5 に示す状態となることが確認されている。

[0111]

上述したように、微結晶粒が観察される成膜条件の範囲において、基部層が非晶質の状態の場合と柱状結晶が観察される場合とが存在するが、いずれにおいても、微結晶粒の状態には変化がなく、観察される微結晶粒は、寸法が3~15nm程度となっている。このように、微結晶粒が観察される状態の金属酸化物層において、以降に説明するように、低抵抗状態と高抵抗状態の2つの安定状態が存在し、図5(a)及び図5(a')に示す状態の薄膜では、上記2つの安定状態が得られない。

[0112]

従って、②5(b)~②5(d'),及び②7に示す状態となっている金属酸化物薄膜によれば、以降に説明するように、メモリ素子などの2つの状態が保持される機能素子を実現することが可能となる。この特性は、上述したECRスパッタにより膜を形成する場合、②4の酸素領域B,Cの条件で形成した膜に得られていることになる。また、②6に示した成膜温度条件に着目すると、上記特性は、成膜速度が低下して安定し、かつ屈折率が上昇して2. 6 程度に安定する範囲の温度条件で、以降に説明する特性の薄膜が形成でき、メモリ素子などの2つの状態が保持される機能素子を実現することが可能となる。

[0113]

なお、上述では、ピスマスとチタンとの2元金属からなる酸化物を例に説明したが、2つの状態が保持されるようになる特性は、少なくとも2つの金属と酸素とから構成されている他の金属酸化物薄膜においても得られるものと考えられる。少なくとも2つの金属と酸素とから構成され、いずれかの金属が化学量論的な組成に比較して少ない状態となっている層の中に、化学量論的な組成の複数の微結晶粒が分散している状態であれば、以降に説明する特性が発現するものと考えられる。

[0114]

例えば、BaTiO $_3$ 、Pb(Zr, Ti)O $_3$ 、(Pb, La)(Zr, Ti)O $_3$ 、Li TaO $_3$ 、PbNb $_3$ O $_6$ 、PbNaNb $_5$ O $_1$ 5、Cd $_2$ Nb $_2$ O $_7$ 、Pb $_2$ Nb $_2$ O $_7$ 、Bi $_4$ Ti $_3$ O $_1$ 2、(Bi, La) $_4$ Ti $_3$ O $_1$ 2、SrBi $_2$ Ta $_2$ O $_9$ などの金属酸化物薄膜であっても、いずれかの金属が化学量論的な組成に比較して少ない状態となっている層の中に、化学量論的な組成の複数の微結晶粒が分散している状態であれば、以降に説明する作用効果が得られるものと考えられる。また、例えばビスマスとチタンとの2元金属からなる酸化物の場合、金属酸化物薄膜中にランタン(La)やストロンチウム(ストロンチウム)が添加されている(La, Bi) TiOや(Sr, Bi) TiOのような状態とすることで、以降に説明するように、各抵抗値の状態を可変制御させることが可能となる。

[0115]

さらに、発明者らは、上述したBi4Ti3〇l2膜を詳細に調べることによって、次に示

у \mathbf{M} $\mathbf{$

[0116]

次に、図1に示す強誘電体素子の特性について説明する。この特性調査は、下部電極層 103と上部電極 106との間に電圧を印加することで行う。下部電極層 103と上部電極 106との間に電源により電圧を印加したときの電流を電流計により観測すると、図8に示す結果が得られた。以下、図8を説明し、あわせて本発明のメモリ動作原理を説明する。ただし、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例としている。従って、本現象は、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、及び他の条件により、他の数値が観測されることがある。

[0117]

まず、上部電極 106 に負の電圧を印加すると、図 8 中の(1)に示すように、-0.8 Vまでは流れる電流は非常に少ない。しかし、(2)に示すように、-0.8 Vを超えると急に負の電流が流れる。実際には、 -15μ Aを超える電流も流れているが、測定器を保護するためにこれ以上電流を流さないようにしているので、観測されていない。ここで、(1)に示す 0 Vから -0.8 Vの領域では、(2)に示すような電流が大きく流れないようにすると、高抵抗の状態が保持(維持)される。

[0118]

続いて、再び上部電極106に負の電圧を印加すると、(3)に示すように、-0.5 V程度で -10μ A以上の負の電流が流れる軌跡を示す。さらに続いて、上部電極106 に負の電圧を印加すると、やはり(3)に示すように-0.5 V程度で -10μ A以上の電流が流れる。しかし、今度は、上部電極106 に正の電圧を印加すると、(4)に示すように、+0.2 V程度まで正の電流が流れ、最大 3μ Aになる。ここで、電圧の絶対値を小さくしていくと、(4)に示す軌跡を通る。

[0119]

再び、0.2V迄の正の電圧を印加すると、(4)に示すような軌跡を通る。この後、(5)に示すように、流れる電流値が減少して正の電流が流れなくなる。続いて、上部電極106に正の電圧を印加すると(6)に示すように、ほとんど電流が流れない軌跡を示すようになる。この後、電圧の絶対値を小さくしていっても、(6)に示すようにほとんと電流が流れない。さらに、続いて上部電極106に負の電圧を印加すると、(1)に示すようにように $0\sim-0.8V$ 程度まで、ほとんど電流が流れない。従って、(2)のように急激に電流が流れないように上部電極106に-0.8V以上の電圧を印加しなければ、(1)のような電流が流れない高抵抗の状態を維持することになる。(1)に示す状態を「負の高抵抗モード」と呼ぶことにする。

[0120]

例えば、(2)に示すように-0.8V以上の電圧を印加し、急激な電流が流れる状態とすると、(3)のような電流が流れやすくなる低抵抗の状態になる。この状態も、上部電極106に負の電圧を印加している間は維持される。(3)に示す状態を「負の低抵抗モード」と呼ぶことにする。

[0121]

しかし、上部電極106に正の電圧を印加すると、(4)に示すように、正の0~0. 2Vの電圧領域で、電流が流れる低抵抗の状態になる。ここでも、0から0.2Vの間で 正の電圧を印加している間、この状態が維持されるので、(4)に示す状態を「正の低抵 抗モード」と呼ぶことにする。 1 1 1 2 2 1

さらに、0.2 V以上の正の電圧を印加すると、(5)に示すように電流が流れなくなり、高抵抗な状態に移行する。この状態になると、(6)に示すように、正の0~0.2 Vの電圧領域で電圧を印加している間、電流値が高抵抗の状態が維持される。この(6)に示される状態を、「正の高抵抗モード」と呼ぶことにする。

[0123]

以上より、図1で示す強誘電体層を用いた素子では、「正の高抵抗モード」、「正の低抵抗モード」、「負の高抵抗モード」、「負の低抵抗モード」の見かけ上4つのモードが安定して存在することになる。詳細に調べると、「正の高抵抗モード」と「負の高抵抗モード」は、同じ高抵抗の状態を示す「高抵抗モード」であり、「正の低抵抗モード」と「負の低抵抗モード」は、同じ低抵抗の状態を示す「低抵抗モード」であり、2つのモードが存在していることが判明した。つまり、「高抵抗モード」の状態にあるとき、-0.8 Vから+0.8 Vの電圧領域で「高抵抗モード」が維持される。-0.8 V以上の電圧を印加することで遷移した「低抵抗モード」の状態にあるときは、-0.5 Vから+0.2 Vの電圧領域で「低抵抗モード」が維持される。これらの2つの「高抵抗モード」と「低抵抗モード」とが切り替わることになる。これらは、「負の高抵抗モード」及び「負の低抵抗モード」の負の抵抗モード」の負の抵抗モードについても、同様である。

[0124]

また、各「負のモード」の実際の電流値は、-0.5 V 印加時に、「負の高抵抗モード」で-5 X 10^{-8} A であり、「負の低抵抗モード」で-1 X 10^{-5} A であることから、各々の比は、200 倍にも達する。このことは、容易なモードの識別を可能にするものである。発明者らは、印加する電圧の向きと強さにより、強誘電体膜の抵抗値が劇的に変化することで、上述した現象が発現するものと推定している。

[0125]

また、強誘電体層104と上部電極106の間に備えた絶縁層105により、絶縁層105の持つバンド構造から、キャリアの制御が可能である。具体的には、例えば、五酸化タンタルは、バンドギャップは4.5eV程度であるが、フェルミレベルからのエネルギー差を見た場合、伝導帯には1.2eV程度、価電子帯には2.3eVと価電子帯側にバリアが高いことが知られている。従って、価電子帯のホール(正孔)に対してはバリア性が高いが、伝導帯のエレクトロン(電子)に対してはバリア性が低いと言うことになる。詳しくは、「ウィルクらのジャーナル・オブ・アプライド・フィジクス、第87号、484頁、2000年、(Wilk et. al., J. Appl. Phys., 87, 484 (2000). 」を参考にされたい。

[0126]

上述した特性から、例えば五酸化タンタル膜を、電極と強誘電体層との間の絶縁層に用いた場合、電子は流れやすく、正孔は流れにくいという現象が期待できる。実際に、図8に示すように、上部電極106に正の電圧を印加したときと、負の電圧を印加したときでは、流れる電流の値が大きく異なっている。このことは、メモリの判別を行う場合に、信号・ノイズ比(S/N比)を向上させ、データの判別を容易にする効果が非常に大きい。これは、絶縁層105を用いた効果である。

[0127]

上述した図8に示す「低抵抗モード」と「高抵抗モード」のモードをメモリ動作として応用することで、図1に示す素子が、不揮発性で非破壊のメモリとして使用できることを見いだした。具体的には、まず、素子の初期化とデータの消去、つまり、データ「off」の書き込みは、図8の(4)又は(5)に示すように、上部電極106に負の電圧を印加することで、「低抵抗モード」から「高抵抗モード」にモード変更することにより行えばよい。

[0128]

また、データ「on」の書き込みは、図8の(2)に示すように、上部電極106に負の電圧を一0.8V以上印加して電流が急激に流れるようにすることで行えばよい。このことで、「高抵抗モード」から「低抵抗モード」にモード変換してデータ「on」の書き

込めが刊われる。これのいように、上即电極エリリ \い电圧印加により、「同払ルモート」か「低抵抗モード」にすることによって「off」又は「on」のデータ(状態)を書き込むことが可能である。

[0129]

[0130]

また、 $2 \cdot 1$ に示す素子のモード状態が、 $2 \cdot 1$ にの $2 \cdot 1$ にの $2 \cdot 1$ に示すのように、 $2 \cdot 1$ の $2 \cdot 1$ の 適当な電圧印加時に電流が急激に流れることにより判断できる。「負の高抵抗モード」と「負の低抵抗モード」、つまり、 $2 \cdot 1$ の $2 \cdot 1$

[0131]

上述したメモリの読み出しの動作は、図1に示す素子が「高抵抗モード」か「低抵抗モード」かを調べるだけで容易に行える。言い換えれば、図1に示す素子が、上記2つのモードを保持できている間は、データが保持されている状態である。さらに、どちらかのモードかを調べるために、電極に正の電圧を印加しても、保持しているモードは変化することなくデータが破壊されてしまうことはない。従って、図1に示す強誘電体素子によれば、非破壊の読み出しが可能である。図1に示す素子は、強誘電体層105が、下部電極 103と上部電極106との間に印加された電圧により抵抗値が変化することにより、不揮発メモリ素子として機能するものである。なお、本素子は、電流を制御するスイッチ素子としても用いることができる。

[0132]

図1に示す素子を動作させるための電圧は、「負の低抵抗モード」にするための書き込み時に最大になるが、図8に示すように、-0.8V程度であり、非常に消費電力が小さい。消費電力が小さいと言うことは、デバイスにとって非常に有利になり、例えば、移動体通信機器、デジタル汎用機器、デジタル撮像機器を始め、ノートタイプのバーソナルコンピュータ、バーソナル・デジタル・アプライアンス(PDA)のみならず、全ての電子計算機、バーソナルコンピュータ、ワークステーション、オフィスコンピュータ、大型計算機や、通信ユニット、複合機などのメモリを用いている機器の消費電力を下げることが可能となる。

[0133]

図1に示す素子におけるデータ保持される時間について、図9に示す。上部電極106に正の電圧を印加して図8に示す「正の高抵抗状態」つまり「高抵抗モード」にした後に、上部電極106に-0.8 V以上の電圧を印加することで、「負の低抵抗状態」(「低抵抗モード」)、つまり、データ「on」を書き込んだ状態とする。この後、一定時間ごとに上部電極106に-0.3 V を印加して、電圧を印加したときに観測される電流値を観測する。この観察結果が、図9である。

[0134]

観測された電流は、約10分が最大となり、この後、緩やかに1000分まで小さくなっている。しかし、この時の電流値は、最大値の86%であり、データの判別には問題ない値である。また、図9に示す10年に相当する10,000,000分に外挿される線より、10年後の電流値は、最大値の66%(3分の2)程度に相当し、データの判別は可能であることが予想される。以上に示したことにより、図1に示す素子を用いたメモリによれば、10年の保持期間を有していることがわかる。

[0135]

ここって、工型した年光明の同では、ショコンかつなる要似工の配移槽、配移増工の工部電極層、下部電極層上の強誘電体層の各々をECRスパッタ法で形成するようにした。しかしながら、これら各層の形成方法は、ECRスパッタ法に限定するものではない。例えば、シリコン基板の上に形成する絶縁層は、熱酸化法や化学気相法(CVD法)、また、従来のスパッタ法などで形成しても良い。

[0136]

また、下部電極層は、EB蒸着法、CVD法、MBE法、IBD法などの他の成膜方法で形成しても良い。また、強誘電体層も、上記で説明したMOD法や従来よりあるスパッタ法、PLD法などで形成することができる。ただし、ECRスパッタ法を用いることで、平坦で良好な絶縁膜、金属膜、強誘電体膜が容易に得られる。

[0137]

また、上述した実施の形態では、各層を形成した後、一旦大気に取り出していたが、各々のECRスパッタを実現する処理室を、真空搬送室で連結させた装置を用いることで、大気に取り出すことなく、連続的な処理により各層を形成してもよい。これらのことにより、処理対象の基板を真空中で搬送できるようになり、水分付着などの外乱の影響を受け難くなり、膜質と界面の特性の向上につながる。

[0138]

特許文献7に示されているように、各層を形成した後、形成した層の表面にECRブラズマを照射し、特性を改善するようにしてもよい。また、各層を形成した後に、水素雰囲気中などの適当なガス雰囲気中で、形成した層をアニール(加熱処理)し、各層の特性を大きく改善するようにしてもよい。

[0139]

ところで、素子を並べて複数のデータを同時にメモリ蓄積することを「集積」と呼び、 集積する度合いを集積度と呼ぶが、図1の構造は、非常に単純であり、従来のメモリセル に比較して、集積度を格段に上げることが可能となる。MOSFETを基本技術としたD RAMやSRAM、フラッシュメモリなどでは、ゲート、ソース、ドレインの領域を確保 する必要があるため、近年では、集積限界が指摘され始めている。これに対し、図1に示 す素子によれば、単純な構造を用いることで、現在の集積限界に捕らわれずに集積度を高 めることが可能となる。

[0140]

また、以上の実施の形態では、印加した電圧は直流であったが、適当な幅と強さのバルス電圧を印加しても同様の効果は得られる。本発明の基本的な思想は、図1に示すように、強誘電体層に絶縁層を接して配置し、これらを2つの電極で挾むようにしたところにある。このような構成とすることで、2つの電極間に所定の電圧(DC,バルス)を印加して強誘電体層の抵抗値を変化させ、安定な高抵抗モードと低抵抗モードを切り替え、結果としてメモリ機能が実現可能となる。

[0141]

従って、例えば、2000 (a) に示すように、絶縁性基板1000 aを用い、積層された下部電極層1000 a、1000 bを用いるようにしてもよい。また、また、2000 (b) に示すように、絶縁性基板1000 aを用い、下部電極層1000 についるのでを設けるようにしてもよい。また、2000 (c) に示すように、絶縁性基板1000 aを用い、積層された上部電極1000 a、1000 bを用いるようにしてもよい。さらに、2000 (d) に示すように、積層された下部電極層1000 a、1000 bとを用いるようにしてもよい。

[0142]

また、図11に示すように、ガラスや石英などからなる絶縁性の基板901を用いるようにしてもよい。この場合、図12に示すように、基板901に貫通孔形成してここにプラグを設け、基板901の裏面(下部電極層103の形成面の反対側)より電気的コンタクトをとるようにしてもよい。この構造とすることによって、加工しやすいガラス基板などへの適用が可能となる。また、透光性を有する基板を用いることで、ディスプレイへの

心用がり形となる。

[0143]

さらに、2013 (a) に示すように、金属などの導電性を有する基板1101を用いるようにしてもよい。また、2013 (b) に示すように、基板1101の上に接して下部電極1102を備え、この上に強誘電体層1103, 絶縁層1104, 上部電極1105を設けるようにしてもよい。2013 (b) に示す構成とした場合、基板1101と上部電極1105との間に所定の電気信号を印加することが可能となる。

[0144]

また、図13(c)に示すように、金属板1201の上に、強誘電体層1202,絶縁層1203,上部電極1204を設けるようにしてもよい。この構成とした場合、金属板1201が、下部電極層となる。図13(c)に示す構造にすることによって、熱伝導性のよい金属板1201の上に各構成要素が形成されているので、より高い冷却効果が得られ、素子の安定動作が期待できる。

[0145]

なお、強誘電体層は、膜厚が厚くなるほど電流が流れ難くなり抵抗が大きくなる。抵抗値の変化を利用してメモリを実現する場合、オン状態とオフ状態の各々の抵抗値が問題となる。例えば、強誘電体層の膜厚が厚くなると、オン状態の抵抗値が大きくなり、S/N比がとり難くなり、メモリの状態を判断し難くなる。一方、強誘電体層の膜厚が薄くなり、リーク電流が支配的になると、メモリ情報が保持し難くなると共に、オフ状態の抵抗値が大きくなり、S/N比がとり難くなる。

[0146]

従って、強誘電体層は、適宜最適な厚さとした方がよい。例えば、リーク電流の問題を考慮すれば、強誘電体層は、最低 10 n m の 膜厚があればよい。また、オン状態における抵抗値を考慮すれば、強誘電体層は 200 n m より薄くした方がよい。発明者らの実験の結果、強誘電体層の厚さが $30\sim100$ n m であれば、メモリの動作が確認され、最も良好な状態は、強誘電体層の厚さを 50 n m としたときに得られた。

[0147]

同様に、強誘電体層の上の絶縁層においても、より好適な膜厚が存在する。この膜厚について、A1 ターゲット,Si ターゲット,Ta ターゲットを用いたECR スパッタ法により、A1 ターゲット,Si り A1 の A1 の

[0148]

図14に示すように、絶縁層を構成する材料により電流密度が異なり、膜厚が薄いほとリーク電流が多く流れて電流密度が大きくなる。一方、膜厚が厚くなると、電流密度は小さくなる。これは、膜厚があまり薄いと、絶縁層としての特性が得られず、膜厚が厚い場合、強誘電体膜に印加される電圧が小さくなり、S/N比がとりにくくなり、メモリの状態が判断しにくくなることを示している。従って、絶縁層は、強誘電体層との組み合わせにおいて、適宜最適な厚さとした方がよい。

[0149]

例えば、リーク電流の問題を考慮すれば、 $A \ 1_2 O_3$ 膜, $S \ i \ O_2$ 膜を用いる場合は、膜厚が $1 \sim 3$ n m程度がよい。 $T \ a_2 O_3$ 膜の場合は、3 n m以上の膜厚があればよい。一方、抵抗値の大きさの問題を考慮すれば、絶縁層は2 0 n m より厚くした方がよい。発明者らの実験の結果、 $S \ i \ O_2$ と $T \ a_2 O_3$ から構成された絶縁層の場合、膜厚が $3 \sim 5$ n m であれば、前述したメモリの動作が確認された。

[0150]

上述では、1つの強誘電体素子を例にして説明したが、以降に説明するように、複数の 強誘電体素子を配列させて集積させるようにしてもよい。例えば、図15(a)に示すよ ノに、配移性番瓜1301の上に、六週こなる「即電型増1302,7度的電体増1303 、絶縁層1304を形成し、絶縁層1304の上に、各々所定距離離間して複数の上部電極1305を形成すればよい。複数の上部電極1305に対応して複数の強誘電体素子が配列されたことになる。

[0151]

強誘電体や絶縁膜は、金属などの導電体に比べて導電性が非常に小さいので、上述したように共通に使用することができる。この場合、加工プロセスを省くことができるので、 生産性の向上が図れ、工業的に利点が大きい。また、複数の上部電極1305に対応する 強誘電体素子間の距離を導電性などを考慮して配置することで、安定した動作が期待できる。

[0152]

また、図15(b)に示すように、絶縁性基板1301の上に、共通となる下部電極層1302を形成し、下部電極層1302の上に、強誘電体層1313,絶縁層1314,上部電極1315からなる複数の素子を配列させるようにしてもよい。例えば、形成した強誘電体膜を、RIE法やICPエッチング、またECRエッチングなど加工法を用いることで、個々の強誘電体層1313が形成できる。このように分離して構成することで、素子間の距離をより短くすることが可能となり、集積度をさらに向上させることができる

[0153]

さらに、図15(c)に示すように、各々の素子を構成している強誘電体層1313, 絶縁層1314の側面を、絶縁側壁1316で覆うようにしてもよい。また、図15(d)に示すように、各素子に渡って共通の絶縁層1324を形成し、絶縁層1324により 強誘電体層1313の側面を覆うようにしてもよい。この場合、絶縁層1324の一部で 、図15(b)に示す絶縁層1314が構成されていることになる。

[0154]

また、図15(e)に示すように、各素子に対応して複数の強誘電体層1313を形成し、この上の絶縁層1314は共通とし、各々分離している複数の強誘電体層1313の側部を充填するように、絶縁層1326を形成するようにしてもよい。これらのように、素子毎に分離して形成した複数の強誘電体層1313の間を、絶縁体で覆うようにすることで、各素子間のリーク電流を減らして強誘電体素子の安定性を高めることができる。

[0155]

また、図16に示すように、本発明の実施の形態における複数の強誘電体素子をX方向にn個、Y方向にm個配列し、X方向バスを下部電極層に接続し、Y方向バスを上部電極に接続し、X方向バス及びY方向バスの各々に選択信号のスイッチ機能を備えたプロセッサユニットを接続することで、各素子にランダムにアクセスが可能なメモリが実現できる

[0156]

ところで、強誘電体層 1 0 4 における抵抗値の変化は、電流により制御することも可能である。強誘電体層 1 0 4 に所定の電圧が印加された状態として一定の電流を流した直後に、上部電極 1 0 6 と下部電極層 1 0 3 との間に所定の電圧(例えば - 0.8 V)を印加すると、図 1 7 に示すように電流値が変化する。なお、図 1 7 の縦軸は、上記電極間に電流検出用の電圧を印加したときに測定される電流を示している。

[0157]

例えば、上記電極間に、 1×10^{-9} Aから 1×10^{-6} A未満の電流を流した後は電流値が小さく高抵抗状態である。これに対し、上記電極間に 1×10^{-6} A以上の電流を流した後は、流れる電流値が大きくなり(例えば 10μ A)低抵抗状態へと変化する。このことから明らかなように、強誘電体層104における抵抗変化は、強誘電体層104に流れた電流によっても変化し、高抵抗状態と低抵抗状態との2つの抵抗値が存在する。従って、図1に示す素子は、電圧により駆動することが可能であるとともに、電流により駆動することも可能である。

IOTOOI

[0159]

上述した各パルス電圧の印加を繰り返し、各パルス電圧印加の後に測定した電流値は、図19に示すように変化する。図19に示すように、初期状態では高抵抗状態であるが、負のパルス電圧を印加した後は、低抵抗状態に移行する。ついで、この状態に、正のパルス電圧を複数回印加することで、高抵抗状態となり、正電圧パルス及び負電圧パルスを印加することで、強誘電体層104の抵抗値が変化する。従って、例之ば、正電圧パルス及び負電圧パルスを印加することで、上記素子のメモリ状態を、「on」の状態から「off」の状態へ変化させ、また、「off」の状態から「on」の状態へ変化させるメモリ動作が可能である。

[0160]

強誘電体層 104 の抵抗状態を変化させることができる電圧パルスの電圧と時間は、状況により変化させることができる。例えば、+5 Vで 10μ s , 4 回の電圧パルスを印加して高抵抗状態とした後、-4 Vで 1μ s の短いパルスを 10 回印加することで、低抵抗状態へと変化させることができる。また、この状態に、+5 Vで 1μ s の短いパルスを 100 回印加することで、高抵抗状態へと変化させることも可能である。さらに、この状態に、-3 Vと低い電圧として 100μ s のパルスを 100 回印加することで、低抵抗状態へと変化させることも可能である。

[0161]

次に、21に示す素子を電流を制御するスイッチ素子として用いる場合について説明する。20(a)に示す素子において、上部電極106と下部電極103との間に流れる電流は、20(b)に示すように、強誘電体104が高抵抗であればオフ状態となり、強誘電体104が低抵抗状態であればオン状態となる。例えば、21のシーケンスに示すように、上部電極106と下部電極103との間に負のバルスと正のバルスとを交互に印加することで、上部電極106と下部電極103との間に流れる電流のオン状態とオフ状態とを、交互に切り替えることができる。

[0162]

また、本実施の形態における強誘電体層 104 を用いた図 1 に示す素子によれば、下部電極層 103 と上部電極 106 との間に直流電圧を印加したときの電流一電圧特性が、図 2 2 に示すように、正側の印加電圧を変化させることで異なる低抵抗状態に変化する。これら各々の状態における読み出し電圧における電流値に対応し、3 つの状態(3 値)のメモリが実現できる。この場合、例之ば、読み出し電圧を0.5 V程度とすることで、3 値のメモリが実現できる。なお、各状態に遷移させる前には、-2 Vの電圧を下部電極層 1 0 3 印加して高抵抗状態に戻している(リセット)。

[0163]

ところで、一般にBi $_4$ Ti $_3$ O $_{12}$ の結晶は、ベロブスカイト型ピスマス積層構造の強誘電体であるが、膜厚を $_4$ Onm以下と薄層化した場合、リーク電流が多く流れるようになるために明確な強誘電性が観測されないことが知られている。Bi $_4$ Ti $_3$ O $_{12}$ から構成された図 $_5$ 及び図 $_7$ に例示する構成の金属酸化物層(金属酸化物薄膜)においても、膜厚が $_4$ Onm以下になると電流が多く流れるようになり(測定値)、明確な強誘電性が観測されない。これに対し、上記構成の金属酸化物薄膜は、膜厚が $_4$ Onmを超えて厚くなると、成膜直後の状態で、流れる電流(測定値)が小さくなり、僅かに強誘電性が観測されるようになる。

[0164]

上述した金属酸化物薄膜は、強誘電性が示されて電流(測定値)が小さい場合には、一

取りな短い電性と凹なた、一取りによく知られている短い電性におりる電が電圧付け、すなわち、正の電圧印加・負の電圧印加により電流電圧特性が異なるヒステリシスを持っている。これは、静電緩和からくるヒステリシスとしてよく知られている。しかしながら、このヒステリシスは、時間の経過により30秒程度ですぐに緩和して消滅してしまう。このため長時間のデータ保持を可能とする特性は得られず、不揮発性のメモリとして利用することができない。

[0165]

また、一般的に耐圧が高い絶縁膜や強誘電体膜においては、5 Vを超える高い電圧を印加することで、膜が静電破壊することも知られている。例えば、耐圧が高い強誘電体からなる例えば膜厚200nm以上の強誘電体薄膜に、高い電圧を印加すると、急激に電流が流れるようになり、薄膜自体が破損する静電破壊(ブレイクダウン)を引き起こす。このように静電破壊した薄膜は、これ以降常に大きな電流が流れる状態となり、2つ以上の抵抗値を持つ状態は得られない。

[0166]

以上に説明した強誘電体における特性に対し、図5,図7に例示したように、「 Bi_4 Ti_3O_{12} の化学量論的組成に比較して過剰なチタンを含む層からなる基部層の中に、粒径 $3\sim15$ n m程度の複数の Bi_4 Ti_3O_{12} の微結晶粒が分散している金属酸化物薄膜」は、膜厚40 n m程度の状態では、図3 (e) に示すような素子を形成した初期の段階では、+14 V まで電圧を印加しても、 10^{-9} A 程度の微少な電流しか流れない高い電気耐圧を示す状態となっている。

[0167]

さらに、十15V以上の電圧を印加すると、図8に示した特性が発現されるようになる。従って、上述した本実施の形態における金属酸化物薄膜は、40nm程度以上の膜厚においては、電気耐圧の大きい成膜初期状態において、十15V程度の高い電圧を印加することで、図8に示すような、特徴的な電流電圧特性が発現されるようになる。このように、成膜初期状態から抵抗変化特性を示す状態に変化させる初期処理を、電気的初期化(Electrical Orientation:EO)処理と呼ぶこととする。本実施の形態における金属酸化物薄膜は、膜厚が厚く電気的な耐圧が高い状態で成膜した状態では、EO処理をすることで、前述した各特性を示すようになり、メモリ素子などを実現することが可能となる。

[0168]

上述したEO処理は、10Vを超える電圧を素子に印加することになるため、例えば、半導体素子と集積して図15に示すような状態に複数の素子を形成している状態でEO処理をする場合、半導体素子を破壊する場合がある。これを抑制するために、ECRブラズマを用いてEO処理を行うようにしてもよい。例えば、ECRブラズマ装置では、発散磁界によりプラズマ流を生成し、20~30eVのエネルギーを持つプラズマ流を処理対象の基板に照射させることができる。プラズマ流中のエネルギー分布は、プラズマ流の発散方向に垂直な断面では、磁界の分布を反映して中心から周辺に向かって分布を持っている

[0169]

このエネルギー分布は、発散磁界の発散度により数eVから数10eVの間で制御可能であり、中心と周辺との間で数ポルトから数+Vの電位差を発生させることができる。従って、図15に示す素子において、下部電極層1302に接続する配線の一端をプラズマ流の周辺部に晒し、上部電極1305がプラズマ流中の中央部に晒される状態とすれば、プラズマ流中の分布から発生する電位差で、これら2つの電極間にEO処理に必要な電圧を印加することが可能となる。例えば、Arを主成分とするプラズマを発生させて素子に照射することで、1秒から数+秒という短い時間でEO処理をすることが可能である。

【図面の簡単な説明】

[0170]


【図1】本発明の実施の形態における強誘電体素子の構成例を模式的に示す断面図である。

- IU41 平大肥い形態においる糸」の製造で用いるより、ヘハフノ衣具の例を小り伸成図である。
 - 【図3】本発明の実施の形態における強誘電体素子の製造方法例を示す工程図である
- 【図4】 ECRスパッタ法を用いて $Bi_4Ti_3O_{12}$ を成膜した場合の、導入した酸素流量に対する成膜速度の変化を示した特性図である。
- 【図5】図4中の酸素流量条件で作製したピスマスチタン酸化物薄膜の断面を透過型電子顕微鏡で観察した結果を示す顕微鏡写真を含む説明図である。
- 【図 6 】 基板温度に対する B i $_4$ T i $_3$ O $_{12}$ の成膜速度と屈折率の変化を示した特性図である。
- 【図7】ビスマスチタン酸化物薄膜の断面を透過型電子顕微鏡で観察した結果を模式的に示す説明図である。
- 【図8】図1に示す素子の下部電極層103と上部電極106との間に電圧を印加したときの電流密度の変化の状態を示す特性図である。
- 【図9】図1に示す素子におけるデータ保持される時間について説明するための説明 図である。
- 【図 1 0 】本発明の他の実施の形態における強誘電体素子の構成例を模式的に示す断面図である。
- 【図11】本発明の他の実施の形態における強誘電体素子の構成例を模式的に示す断面図である。
- 【図12】本発明の他の実施の形態における強誘電体素子の構成例を模式的に示す断面図である。
- 【図13】本発明の他の実施の形態における強誘電体素子の構成例を模式的に示す断面図である。
- 【図 1 4 】 強誘電体層の上の絶縁層を構成する材料及び膜厚と電流密度との関係を示す特性図である。
- 【図15】本発明の他の実施の形態における強誘電体素子の構成例を模式的に示す断面図である。
- 【図 1 6 】本発明の他の実施の形態における強誘電体素子の適用例を模式的に示す平面図である。
- 【図17】下部電極層103と上部電極106との間に流れる電流値と、電極間に電流検出用の電圧を印加したときに測定される電流との関係を示す特性図である。
- 【図18】図1に示す素子をパルス電圧により駆動する動作例を示すタイミングチャートである。
- 【図19】図19に示す駆動制御による電流値の変化を示す特性図である。
- 【図20】図1に示す素子を電流を制御するスイッチ素子として用いる場合について説明する説明図である。
- 【図21】図1に示す素子を電流を制御するスイッチ素子として用いる場合の制御シーケンスを示すタイミングチャートである。
- 【図22】図1に示す素子の多値動作について説明するための説明図である。
- 【図23】スタック型キャパシタを持つFeRAMの構成例を示す構成図である。
- 【図24】MFIS型FeRAMの構成例を示す構成図である。
- 【図25】従来よりある強誘電体を用いたメモリ素子の構成例を示す構成図である。


【符号の説明】


[0171]

101…基板、102…絶縁層、103…下部電極層、104…強誘電体層、105… 絶縁層、106…上部電極。





【図2】






【図4】







(d)

(d')





【図7】







【図9】






【図11】








【図13】




【図14】










【図17】







【図19】










【図21】






【図23】





【図25】



【百规句】女别盲

【要約】

【課題】より安定に記憶保持が行えるメモリ装置が構成できるなど、強誘電体材料を用いて安定した動作が得られる強誘電体素子を提供する。

【解決手段】強誘電体層104に絶縁層105を接して配置し、これらを下部電極層103と上部電極106とで挾み、下部電極層103と上部電極106との間に所定の電圧(DC,バルス)を印加して強誘電体層104の抵抗値を変化させ、安定な高抵抗モードと低抵抗モードを切り替えれば、メモリ動作が得られる。読み出しは、上部電極106に、所定の電圧を印加したときの電流値を読み取ることで容易に行うことができる。

【選択図】 図1

0 0 0 0 0 4 2 2 6 19990715 住所変更 5 9 1 0 2 9 2 8 6

東京都千代田区大手町二丁目3番1号日本電信電話株式会社

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP2005/013413

International filing date: 21 July 2005 (21.07.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-361152

Filing date: 14 December 2004 (14.12.2004)

Date of receipt at the International Bureau: 25 August 2005 (25.08.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.